FPGA

UART Module Testbench Verilog로 다뤄보기

UART Module Verilog로 코딩해보기 프로젝트입니다. nandland 사이트를 참고했고, uart 모듈에 대해 하드웨어로 구현하는 방법을 서술합니다.이번 예제는 해당 모듈을 들여다보기 앞서, UART Module Testbench 먼저 봅니다.

Verilog Study 자료 공유 안내

안녕하세요! Verilog Study 자료를 공유드립니다. https://github.com/dk-min/verilog_study 아래는 Read Me 파일을 복붙했습니다.비바도로 돌려보기는 너무 헤비하고.. vscode로 간단하게 테스트 해볼 수 있게 작성했습니다.(일부 제외)자료는 이전에 강의로 들었던 교재를 참고했고, VGA Test Pattern Generator의 경우 vivado를 이용해서 zynq 보드로 테스트했습니다.질문 있으시면 댓글이나 페이스북 메세지를 이용해주세요! 감사합니다. Verilog Study Project Verilog를 공부하고 테스트하기 목적으로 작성한 프로젝트입니다. 개발환경 WINDOWS 10 …

Verilog Study 자료 공유 안내 더 보기 »

Vivado Verilog blink 코딩해보기

Vivado Verilog blink 코딩해보기 Vivado 설치 및 기초 환경 설정을 못했다면 이전 포스팅을 참고해주길 바랍니다. 일단 코딩을 해봐야하니까 비바도를 켜본다. Create Project를 눌러본다. RTL Project를 만든다. Create File을 누른 뒤, blink를 입력해 추가해준다. Constraints에서는 보드 파일을 추가해줘야한다. 디질런트 사이트에서 다운 받을 수 있다. [xdc 보드 파일 다운받기] 다운받고, 추가해주면 아래와 같을 것이다. 그 다음 보드를 …

Vivado Verilog blink 코딩해보기 더 보기 »

FPGA Xilinx zybo z7 개발환경 구성하기

FPGA Xilinx 처음 자일링스 제품으로 코딩해본게 2016년 학부수업때였다. 그때는 ISE로 했는데, 지금은 Vivado로 개발을 하더라. 그래서 작성한다. Vivado 로 세팅해보자. 사용하는 보드의 제조사는 디질런트이다. 여기 사이트를 병행해서 아마 가이드를 작성하지 싶다. 일단 개발하려면 아래 링크를 접속해 Vivado를 다운받아 설치한다. [Vivado 다운로드 링크] 이미 필자는 설치를 해서 재연하기 힘들다. 그래서 아래 사진으로 대체한다. 비바도를 설치할 때 …

FPGA Xilinx zybo z7 개발환경 구성하기 더 보기 »